一、由555定时器、3-8线译码器74HC138和4位二进制加法器
74LVC161组成的时序信号产生电路如图所示。
- 试问555定时器组成的是什么功能电路?
- 试问74LVC161组成什么功能电路?列出其状态表;
- 画出图中v。1、Q3、Q2、Q1 Q, 及L的波形。
多谐振荡电路
55[……]
分类
数电综合练习题——综合题
标签：数电
但最大区别是其实是：FLASH按扇区操作，EEPROM则按字节操作，二者寻址方法不同，存储单元的结构也不同，FLASH的电路结构较简单，同样容量占芯片面积较小，成本自然比EEPROM低，因而适合用作程序存储器，EEPROM则更多的用作非易失的数据存储器。[……]
任务
实现双向寄存器74HC194的程序设计与仿真
时序电路的仿真
- 多使用行为级建模：always@( )
- 与组合逻辑电路对高低电平敏感相比，时序电路对电平变化敏感
- 使用关键词posedge与negedge，分别代表上升沿敏感与下降沿敏感
- 通常不支持同时将电平敏感事件和边沿敏感事件列写[……]
任务
实现4位计数器74LVC161的程序设计与仿真
程序设计
Register is illegal in left-hand side of continuous assignment
assign语句不可对寄存器类型变量赋值
因此将进位信号TC去掉reg类型标识符
[……]
任务
实现74HC138的程序设计与仿真
思路
如果只描述全加器的作用结果是比较容易的，难点在于将超前进位的特性描述出来.根据课本中的电路图，可以分两步进行：
- 描述超前进位电路carry-lookahead circuit
- 超前进位加法器调用超前进位电路
超前进位电路[……]
任务
- 实现74HC85的程序设计与仿真
- 用74HC85连接成1个16位的数值比较器
74HC85
程序设计
仿真
16位数值比较器
串行接法
思路
将上一级的比较结果传递下去，级联最后一级得到最终结果.
同样将最初的输入端保留，以便更多[……]
任务
实现74HC4511的程序设计与仿真
思路
- 根据芯片的真值表直接设计，输入与输出的对应关系。
- 将输入端口的各功能对应实现：
- //D[3:0] 为输入信号
- //Y[6:0] 译码器输出编码
- //LT_n:灯测试输入，低电平有效，所有输出置1，检查好坏
- //BL_n:当灭灯输入;当LT_n[……]
任务
- 实现CD4532的设计与仿真
- 用2片CD4532构成16线-4线优先编码器
CD4532
实现思路
根据示例基本掌握verilog的语法，可以进行自主设计。
- 原本想通过逻辑表达式将编码器的内部逻辑表达，但看到示例中有用到case的语法，是人易读的表达方式，因此改为用[……]