半导体存储器

基础知识

定义

分为ROM（Read Only Memory）和RAM（Random Access Memory）两大类，属于MOS工艺制成的大规模集成电路。

ROM

上图的存储器容量是2⁸X1

存储器容量

也称密度，常以 字数 与 字长 的乘积表示。
每次读出的一组数据称为字，字长是字的位数，因此就看输出数据的位数。
给不同的字进行编码，以便通过输入进行控制，字的个数是输入地址能表示的范围数目

当输入地址A7-A4选通某一行，如0001选通Y1时，Y1有效输出高电平，其他为低电平。则Y1行接有MOS管（耗尽型简化符号）的栅极为高电平被导通，输出的I1与I14相应为低电平。

掩模就是一种模具。

一般用来制作电路或者微流沟道。

将所需线路印在胶片之类的东西上，就是一个简单的掩模，然后在要刻蚀线路的基底上涂布光刻胶，用掩模盖在上面曝光，线路就转移到涂胶的基底上了，未被掩模上内不透明部分覆盖的地方就曝光了，可以用特定试剂腐容蚀除去，基底上就形成了所需线路或沟道。

制造固定ROM用掩膜法——百度知道

可编程ROM

• PROM，带熔丝的二极管、SIMOS管等，通过熔断熔丝改写存储内容。熔断操作不可逆
• E（Erasable）PROM，紫外线照射可擦除
• EE（Electrically Erasable）PROM，以字为单位进行改写。但是电路复杂/成本也高。因此目前的EEPROM都是几十千字节到几百千字节的，绝少有超过512K的。
• Flash属于广义的EEPROM，但是为了区别于一般的按字节为单位的擦写的EEPROM，我们都叫它Flash。

通常，单片机里的Flash都用于存放运行代码，在运行过程中不能改；EEPROM是用来保存用户数据，运行过程中可以改变，比如一个时钟的闹铃时间初始化设定为12：00，后来在运行中改为6：00，这是保存在EEPROM里，不怕掉电，就算重新上电也不需要重新调整到6：00。

但最大区别是其实是：FLASH按扇区操作，EEPROM则按字节操作，二者寻址方法不同，存储单元的结构也不同，FLASH的电路结构较简单，同样容量占芯片面积较小，成本自然比EEPROM低，因而适合用作程序存储器，EEPROM则更多的用作非易失的数据存储器。当然用FLASH做数据存储器也行，但操作比EEPROM麻烦的多，所以更“人性化”的MCU设计会集成FLASH和EEPROM两种非易失性存储器，而廉价型设计往往只有 FLASH，早期可电擦写型MCU则都是EEPRM结构，现在已基本上停产了。

为什么单片机中还要既有Flash又有EEPROM呢？

应用

可以实现组合逻辑函数——二进制码与格雷码相互转化、两个二进制数相乘

题目

用PLA实现组合逻辑时应将函数     B      ；而用ROM实现组合逻辑时不对函数作任何化简。

• A.写成最小项之和
• B.进行化简
• C.写成最大项之和
• D.列出真值表

PLA

定义

可编程式逻辑阵列PLA（Programmable Logic Array）是一种可程式化的装置，可用来实现组合逻辑电路。PLA具有一组可程式化的AND 阵列，AND阵列之后连接一组可程式化的OR阵列

例如 用PLA设计一个代码转换电路，将一位十进制数的8421码转换成余3码。

解

设A、B、C、D表示8421码的各位，W、X、Y、Z表示余3码的各位，可列出转换电路的真值表，如表1所示。

A B C D	W X Y Z	A B C D	W X Y Z
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1	0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0	1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1	1 0 1 1 1 1 0 0 d d d d d d d d d d d d d d d d d d d d d d d d

　　根据表1写出函数表达式，并按照多输出函数化简法则利用卡诺图进行化简，可得到最简与-或表达式如下：

　　输出函数包含了9个不同与项，所以，该代码转换电路可用一个容量为4—9—4的PLA实现，其阵列图如图2所示。

除了PLA外，其他常用的可编程式逻辑装置还有可编程式阵列逻辑（PAL）、复杂可编程式逻辑装置（CPLD）以及现场可编程式逻辑闸阵列（FPGA）。

RAM

与ROM最大区别是数据易失性——掉电则存储数据丢失。优点：快速读出或写入

SRAM

内部数据由锁存器保持，属于时序逻辑电路。读写分离，

同步S（Synchronous）SRAM与SRAM主要差别是读写操作在时钟脉冲节拍下完成。

此外，还有读写速率提高1倍的DDR（上升沿和下降沿各传输一次数据）；可同时读写的QDR

应用：特别是与处理器一同工作的系统，如超高速缓冲存储器（Cache）

Cache存储器，电脑中为高速缓冲存储器，是位于CPU和主存储器DRAM（Dynamic Random Access Memory）之间，规模较小，但速度很高的存储器，通常由SRAM（Static Random Access Memory 静态存储器）组成。它是位于CPU与内存间的一种容量较小但速度很高的存储器。CPU的速度远高于内存，当CPU直接从内存中存取数据时要等待一定时间周期，而Cache则可以保存CPU刚用过或循环使用的一部分数据，如果CPU需要再次使用该部分数据时可从Cache中直接调用，这样就避免了重复存取数据，减少了CPU的等待时间，因而提高了系统的效率。Cache又分为L1Cache（一级缓存）和L2Cache（二级缓存），L1Cache主要是集成在CPU内部，而L2Cache集成在主板上或是CPU上。

CACHE存储器

DRAM

利用电容器的电荷存储效应存储。需要定期充电（刷新或再生）

应用：个人电脑的主流内存，改进型DDR同步DRAM

题目

如下图所示的RAM芯片组成的存储器，存储器的总容量是         。

• A. 64×4
• B. 64×8
• C. 32×8
• D. 32×4

解

首先观察输出数据线共8位，则字长为8

但注意到是两个RAM的4位输出组成了8位输出，而输入端的组合逻辑电路：两片RAM受同一片选地址（A4-A7）输入的控制，则实际的地址范围是2⁴×2=32