分类
verilog 数电 编程项目

verilog仿真——篮球24秒计时显示器

任务

最终的工程需要调用之前设计的元件实现篮球24秒计时显示器

计时部分

思路

24进制,则利用任意模数计数器,分别实现如下

  • 当个位为9时,十位的计数使能端有效
  • 当十位为2与个位为4时,进行清零

程序设计

仿真

显示部分

思路

[……]

继续阅读

分类
verilog 数电

verilog仿真作业合集

组合逻辑

时序逻辑

综合实战

[……]

继续阅读

分类
verilog 大二 数电

Verilog仿真——双向寄存器74HC194

任务

实现双向寄存器74HC194的程序设计与仿真

时序电路的仿真

  • 多使用行为级建模:always@( )
  • 与组合逻辑电路对高低电平敏感相比,时序电路对电平变化敏感
    • 使用关键词posedge与negedge,分别代表上升沿敏感与下降沿敏感
    • 通常支持同时将电平敏感事件和边沿敏感事件列写[……]

      继续阅读

分类
verilog 数电

Verilog仿真——计数器74LVC161

任务

实现4位计数器74LVC161的程序设计与仿真

程序设计

Register is illegal in left-hand side of continuous assignment

assign语句不可对寄存器类型变量赋值

因此将进位信号TC去掉reg类型标识符

[……]

继续阅读

分类
verilog 数电

verilog仿真——超前进位全加器74HC283

任务

实现74HC138的程序设计与仿真

思路

如果只描述全加器的作用结果是比较容易的,难点在于将超前进位的特性描述出来.根据课本中的电路图,可以分两步进行:

  • 描述超前进位电路carry-lookahead circuit
  • 超前进位加法器调用超前进位电路

超前进位电路[……]

继续阅读

分类
verilog 数电

verilog仿真——数值比较器74HC85

任务

  • 实现74HC85的程序设计与仿真
  • 用74HC85连接成1个16位的数值比较器

74HC85

程序设计

仿真

16位数值比较器

串行接法

思路

将上一级的比较结果传递下去,级联最后一级得到最终结果.

同样将最初的输入端保留,以便更多[……]

继续阅读

分类
verilog 数电

verilog仿真——8选1数据选择器74HC151

任务

  • 实现74HC151的程序设计与仿真
  • 用两片74HC151连接成1个16选1的数据选择器

74HC151

思路

数据选择器介绍 参照芯片的引脚设计

程序设计

仿真

16选1数据选择器

思路

用两片实现,则1片代表高8位,1片代表低[……]

继续阅读

分类
verilog 数电

verilog仿真——7段显示译码器74HC4511

任务

实现74HC4511的程序设计与仿真

思路

  • 根据芯片的真值表直接设计,输入与输出的对应关系。
  • 将输入端口的各功能对应实现:
    • //D[3:0] 为输入信号
    • //Y[6:0] 译码器输出编码
    • //LT_n:灯测试输入,低电平有效,所有输出置1,检查好坏
    • //BL_n:当灭灯输入;当LT_n[……]

      继续阅读

分类
verilog 数电

verilog仿真——3线-8线译码器74X138

任务

  1. 实现74X138的程序设计
  2. 用74X139和74X138构成5线-32线译码器

74LS139 为两个2线-4 线译码器

74X138

思路

参考译码器芯片的功能,进行输入端口到输出端口的对应,并实现相关输入控制端口的特性。

程序设计

仿真

[……]

继续阅读

分类
verilog 数电

verilog仿真——8线-3线优先编码器CD4532

任务

  1. 实现CD4532的设计与仿真
  2. 用2片CD4532构成16线-4线优先编码器

CD4532

实现思路

根据示例基本掌握verilog的语法,可以进行自主设计。

  • 原本想通过逻辑表达式将编码器的内部逻辑表达,但看到示例中有用到case的语法,是人易读的表达方式,因此改为用[……]

    继续阅读