任务 实现双向寄存器74HC194的程序设计与仿真 时序电路的仿真 多使用行为级建模：always@( ) 与组合逻辑电路对高低电平敏感相比，时序电路对电平变化敏感 使用关键词posedge与negedge，分别代表上升沿敏感与下降沿敏感 通常不支持同时将电平敏感事件和边沿敏感事件列写在always@( )中 示例：D触发器 代码设计 仿真 重点是时钟信号的产生： 将CL首先设置为低电平，通过always语句每隔1个时间尺度timescale翻转1次 程序设计 时序电路采用<= 仿真
Category: 专业课程
本科专业为自动化类
有时会对科目有一些见解，或是学习此科目时一些探索实践，在此记录
Verilog仿真——计数器74LVC161
任务 实现4位计数器74LVC161的程序设计与仿真 程序设计 Register is illegal in left-hand side of continuous assignment assign语句不可对寄存器类型变量赋值 因此将进位信号TC去掉reg类型标识符 仿真 预置为1111 清零 开始计数（时钟脉冲一直产生，因此只要开启计数即可：CEP&CET=1)
直流稳压电路
考点分析 大题：整个直流稳压电路，但基本不考察变压部分，整流、滤波部分考察二极管与电容的方向，以及电容大小对品质影响；稳压部分涉及计算，利用三端稳压元件型号代表的输出电压78(9)xx求取Vo，且给定元件所需最小压降求得上级最小电压 78系列为正电压；79系列为负电压 xx代表输出电压幅值 三端线性稳压元件具有最小压差（Vi-Vo）以保证元件工作在线性放大区间。 参考资料 硬木课堂：线性稳压器 – 原理与实测 仿真 线性串联式稳压电路 部分 变压器 查询变压器在discrete库中，在下图路径找到。 The part/device cannot be simulated. No PSpiceTemplate found on T1 但没有pspice仿真模型，因此直接使用变压之后的值做为电源值进行仿真。 整流 此时根据傅里叶级数展开，直流电压 滤波 增大电容值，负载电压趋于平滑，一般取： 稳压 型号范围D1N4728-64，但没有对应的pspice仿真模型，通过文件查找，发现D1N750是zener diode(齐纳二极管），进行测试使用 并联稳压 模型的实际参数是Vz=4.7V，Izm=20mA，符合测试结果 串联线性稳压 首先使用电压源提供偏置VOFF=24V, VAMP=2V交流电压测试 整体 将稳压电路与滤波电路整合得到结果 此时，Vo=2Vz=2*4.7=9.4V,放大上图可见： 分析 稳压系数 当输入电压变化+-10%时，负载两端电压变化结果 当温度由室温（25℃）增至50℃时，电压取直流偏置VOFF=24V，负载电压变化情况如图 例题 并联稳压电路 电路特性 仿真 输入电压VI与输出电压Vo 输入电压VI与电阻R两端电压
数据库备考总结
前言 数据库是疫情期间第一次参加的考试，由于原本考察形式是开卷考试，因此区别并不显著。 已经将课程相关的学习资料上传至GitHub仓库：https://github.com/easilylazy/2020spring/tree/master/database 过程 因为考试时间的屡次调整，并未将备考列入日程。一来是对知识快速复习的把握较大，二来防止备考占用过多精力（彼时专注写verilog仿真程序） 在周末才意识到考试时间就在本周四，而舍友在这周也开始与我讨论问题，客观督促了我开展复习——周二试着做完了一套真题试卷。周三与周四将课件从头到尾过了一遍，并练习了一套关系代数的试题。 资源总结 1. 真题*12.考试题型（部分题目）3.课件4.关系代数题目 考试题型 数据库设计(40′) ODL E/R RM 关系范式(20′) 关系代数(10′) SQL语句(30′) 数据库设计 这部分是基础的建模工程，因此题目有一定灵活性。对题目要求分析得到对象并不难，主要对ODL中涉及到的类型进行学习——attribute与relationship的类型，包括基本（basic）类型和聚集（collection）类型，理解了如何将collection转换为RM中的属性。 ODL的子类在转化为RM时继承超类的全部属性，而E/R中子类（subclass）和弱实体集（weak entity sets）只继承键码即可；并且ODL是面向对象类型，要对每个对象建模；而E/R可以不对同时属于两个子类的对象建立新的实体集。 关系范式 这部分是关系数据库的理论部分，因此需要严谨的定理推导。 关键词 函数依赖，最小基，闭包 熟悉1NF/2NF/3NF/BCNF/4NF的定义 核心题目： 对不满足某关系范式（Normal Form）的关系进行分解 对分解R得到的某关系R1利用投影法则（Projection Rule）进行函数依赖的求解 关系代数 关系代数题目 了解基本的语法规则后，刷完上面的题目，绝对稳！ SQL语句 SQL语句很丰富，但考察很有限——SELECT语句，因此只需要将SELECT语句涉及到的相关子句的用法掌握。由于实践性强，推荐亲自敲语句实现各种用法。 SELECT select_list[ INTO new_table ]FROM table_source[ WHERE search_condition ][ GROUP BY group_by_expression ][ HAVING search_condition ][ ORDER BY… Continue reading 数据库备考总结
双极结型三极管及其放大电路
例题 基础知识 当温度升高时，BJT集电极电流______ 温度升高,物体内部分子运动加剧,内能增大,自由电子和空穴增加,电流增大 用直流电压表测得放大电路中某BJT各管脚电位分别是2V、6V、2.7V，则三个电极分别是_______，该管是________型。 发射结压降的典型值为0.7伏（硅管）或0.2伏（锗管） 失真 NPN型BJT共射极放大电路的交流电压输出波形上半周失真时为_______，此时应该_______基极电流。 NPN型BJT正常放大时，集电极是三个电极中电位最高的。共射极放大电路信号由集电极输出。当交流电压输出波形上半周失真时，意味着集电极电位已经不能再继续升高，集电极上电阻的压降几乎为零，也就是集电极电流已经过小，所以BJT处于截止状态，为截止失真。增加基极电流，使集电极电流增大，可以消除失真。 电路如图(a)所示，若vo中的交流成分出现图(b)所示的失真现象，为消除此失真，又基本不改变输出电阻，应调整电路中的________元件，将其________。 A.Rb，调大 B.Rc，调小 C.Rb，调小2.00/2.00 D.Cb2，调大 A、调大失真会更严重。 B、会改变输出电阻。 C、图示电路为PNP管构成的共发射极电路，-12V是电路中最低电位点。失真波形是底部失真，也就是集电极电位不能再继续降低了，意味着Rc上压降几乎为零了，即集电极电流接近为零，因此为截止失真。应该调小Rb，以增大集电极电流。且调Rb基本不改变电路的输出电阻。 D、对静态工作点无影响，也就不能改善失真。 共射极 射极偏置电路如图所示，已知b = 60。该电路的电压增益约为________。 首先求出基极分压的电压值，VB=20*16/(20+60)=4V,用这个电压减去0.7V，得到发射极电位为VE= 4V-0.7V=3.3V，用这个电压除以发射极电阻，就得到发射极电流为IE=VE/RE=3.3V/2k=1.65mA; 因此可得小信号模型的电阻rbe=200+（1+β）*26/1.65 = 1161Ω, 由小信号等效模型，可得电压增益为：Av= -β*(Rc//RL)/rbe= -60*2/1.161=-103。 共集电极 在图示电路中，已知Rb＝260kW，Re＝RL＝5.1kW，Rsi＝500W，VEE＝12V，b＝50，|VBE|＝0.2V，则电路的输入电阻约为________，输出电阻约为________。 图示电路构成了共集电极电路，首先利用直流通路求解静态工作点， IB = VEE/[Rb+(1+β)Re] = 23μA，IC =βIB=1.15mA； rbe = 200+（1+β）*26/1.15 = 1.35kΩ, 由小信号模型等效电路，可知Ri=Rb//[rbe+(1+β)(Re//RL)] = 87.3kΩ, Ro=Re//[(rbe+Rb//Rsi)/(1+β)] = 36Ω。 共基极 共基极电路如图所示。设b＝100，Rs＝0，RL＝¥，则电路的电压增益约为_______，输入电阻约为________，输出电阻约为________。 图示电路，可以得到恒流源的电流就是发射极的直流偏置电流，因此 rbe = 200+（1+β）*26/1.01= 2.8kΩ, Av= β*(Rc//RL)/rbe=268 Ri=rbe/(1+β)=28Ω; Ro=Rc=7.5kΩ。 复合管 复合管如图所示，等效为一个BJT时，2端是 ，3端是 。 两个管子构成复合管时，管子的类型由前面的管子决定，因此，图中复合管的类型为PNP管，1是基极，2是发射极（电流流进），3是集电极。 BJT组成复合管时最重要的特性是极大地提高了电流放大倍数。 √ BJT放大电路在不失真地放大动态信号时，其三个电极的实际电流方向始终不变。 √
verilog仿真——超前进位全加器74HC283
任务 实现74HC138的程序设计与仿真 思路 如果只描述全加器的作用结果是比较容易的，难点在于将超前进位的特性描述出来.根据课本中的电路图，可以分两步进行： 描述超前进位电路carry-lookahead circuit 超前进位加法器调用超前进位电路 超前进位电路 程序设计 仿真 74HC238 程序设计 仿真
verilog仿真——数值比较器74HC85
任务 实现74HC85的程序设计与仿真 用74HC85连接成1个16位的数值比较器 74HC85 程序设计 仿真 16位数值比较器 串行接法 思路 将上一级的比较结果传递下去，级联最后一级得到最终结果. 同样将最初的输入端保留，以便更多数位级联 程序设计 仿真 并行接法 思路 考虑到芯片实际使用过程中的延迟问题，采取并行接法，同时比较4组数据，并把4组数据的比较结果传入最终结果，起到以空间换时间的效果 程序设计 仿真
verilog仿真——8选1数据选择器74HC151
任务 实现74HC151的程序设计与仿真 用两片74HC151连接成1个16选1的数据选择器 74HC151 思路 数据选择器介绍 参照芯片的引脚设计 程序设计 仿真 16选1数据选择器 思路 用两片实现，则1片代表高8位，1片代表低8位 当选择端最高位有效时，从高8位中的数据端读取；反之，从低8位中的数据端读取 程序设计 仿真
verilog仿真——7段显示译码器74HC4511
任务 实现74HC4511的程序设计与仿真 思路 根据芯片的真值表直接设计，输入与输出的对应关系。 将输入端口的各功能对应实现： //D[3:0] 为输入信号 //Y[6:0] 译码器输出编码 //LT_n:灯测试输入，低电平有效，所有输出置1，检查好坏 //BL_n:当灭灯输入;当LT_n无效时,低电平有效，所有输出置0，清晰显示 //LE：译码器锁存使能输入；当LT_n与BL_n皆无效时，高电平有效，则译码器显示不变化 对于低电平有效的信号，应该以一个下划线跟一个小写字母b 或n 表示。注意在同一个设计中要使用同一个小写字母表示低电平有效 这里采用XX_n 程序设计 仿真 错误 模块命名不能以数字开头
verilog仿真——3线-8线译码器74X138
任务 实现74X138的程序设计 用74X139和74X138构成5线-32线译码器 74LS139 为两个2线－4 线译码器 74X138 思路 参考译码器芯片的功能，进行输入端口到输出端口的对应，并实现相关输入控制端口的特性。 程序设计 仿真 74LS139 思路 根据功能表进行设计 程序设计 仿真 5线-32线译码器 思路 4个74X138做为输出，分别为X3,X2,X1,X0 而1片74LS139做为最高2位的选择，分别对应4片74X138 程序设计 仿真